Ειδήσεις

Οι αναγνώστες εξοικειωμένοι με TSMC πρέπει να ξέρουν ότι ο γίγαντας χυτηρίων έχει συνδυάσει 2.5D και τα τρισδιάστατα συσκευάζοντας προϊόντα του κάτω από ένα εμπορικό σήμα - «τρισδιάστατο ύφασμα». Όπως αναμένουν, οι μελλοντικοί πελάτες θα ακολουθήσουν και τις δύο επιλογές να παρέχουν την πυκνή, ετερογενή ολοκλήρωση του σύστημα-επιπέδου λειτουργία-για το παράδειγμα, η «προηγούμενη» τρισδιάστατη κάθετη συνέλευση συνδύασε με την ολοκλήρωση «οπίσθιου μέρους» 2.5D.

Τεχνικά, η ολοκλήρωση 2.5D SOC με έναν «τρισδιάστατο» υψηλό σωρό μνήμης HBM εύρους ζώνης είναι ήδη ένα συνδυασμένο προϊόν. Όπως φαίνεται ανωτέρω, TSMC προβλέπει έναν πλουσιότερο συνδυασμό τοπολογιών στο μέλλον, που συνδυάζουν τρισδιάστατο SoIC με 2.5D CoWoS/πληροφορίες ως τμήμα ενός πολύ σύνθετου ετερογενούς σχεδίου συστημάτων.
Όπως με τις επιδείξεις τεχνολογικής διαδικασίας στο εργαστήριο, η αναπροσαρμογή της τεχνολογίας συσκευασίας είναι πολύ απλή - παρουσιάζει την επιτυχία του roadmap της και πρέπει μόνο να συνεχιστεί για να εκτελεί, υπάρχουν διάφορες συγκεκριμένες περιοχές που αντιπροσωπεύουν τις νέες κατευθύνσεις που θα τονίσουμε κατωτέρω.
Από την ιδιαίτερη σημείωση είναι η επένδυση TSMC σε μια προηγμένη δυνατότητα ολοκλήρωσης συστημάτων που θα υποστηρίξει τα τρισδιάστατα προϊόντα υφάσματος, που παρέχουν τις πλήρεις ικανότητες συνελεύσεων και κατασκευής δοκιμής. Σύμφωνα με TSMC, το παγκόσμιο πρώτο πλήρως αυτοματοποιημένο τρισδιάστατο προηγμένο ύφασμα συσκευάζοντας εργοστάσιο σε Zhunan αναμένεται για να αρχίσει την παραγωγή στο δεύτερο μισό φέτος.
Γιατί εστίαση στην προηγμένη συσκευασία
Ο καθένας στη συνεπή κατανόηση, TSMC συμμετέχει πραγματικά στην επιχείρηση χυτηρίων. Αλλά η είσοδος του νέου αιώνα, εάν είναι TSMC, η Samsung ή ακόμα και η Intel, όλος παίρνει την προηγμένη συσκευασία ως σημαντική εστίαση της εργασίας της επιχείρησης. στα αποτελέσματα.
Όπως αναφέρεται από το semiwiki, ο νόμος Moore δεν είναι πλέον οικονομικώς αποδοτικός για πολλές άλλες εφαρμογές, ειδικά για την ενσωμάτωση των ετερογενών λειτουργιών, όπως οι ενότητες πολυ-τσιπ (Mcm) και το σύστημα στη γουλιά συσκευασίας, τεχνολογία κ.λπ. «Moore από Moore» έχει προκύψει ως εναλλακτική λύση στην ενσωμάτωση πολλής λογικής και μνήμης, του ανάλογου, MEMS, κ.λπ. σε μια λύση (υποσυστημάτων). Εντούτοις, αυτές οι μέθοδοι είναι ακόμα πολύ πελάτης-συγκεκριμένες και παίρνουν μια σημαντική ποσότητα του χρόνου και του κόστους ανάπτυξης.
Εξετάζοντας την ιστορία της ανάπτυξης τσιπ, στην πραγματικότητα, η έννοια της προηγμένης συσκευασίας έχει υπάρξει για δεκαετίες. Ο συμβιβασμός με τη συγκέντρωση των διαφορετικών και προηγμένων τσιπ σε μια συσκευασία είναι ένας τρόπος να προωθηθεί το σχέδιο τσιπ. Σήμερα, αυτή η έννοια αναφέρεται μερικές φορές ως ετερογενής ολοκλήρωση. Εν τούτοις, λόγω των λόγων δαπανών, η προηγμένη συσκευασία χρησιμοποιείται κυρίως στο υψηλό σημείο, θέση-προσανατολισμένες στον εφαρμογές.
Αλλά αυτός μπορεί σύντομα να αλλάξει. Επειδή το ξελέπιασμα ολοκληρωμένου κυκλώματος είναι ο παραδοσιακός τρόπος τα σχέδια, συρρικνώνεται τις διαφορετικές λειτουργίες τσιπ σε κάθε κόμβο και τις συσκευάζει επάνω σε ένα μονολιθικό τσιπ. Εντούτοις, το ξελέπιασμα ολοκληρωμένου κυκλώματος έχει γίνει πάρα πολύ ακριβό για πολλούς, και τα οφέλη ανά κόμβο μικραίνουν.
Ενώ το ξελέπιασμα παραμένει μια επιλογή για τα νέα σχέδια, η βιομηχανία ψάχνει τις εναλλακτικές λύσεις, συμπεριλαμβανομένης της προηγμένης συσκευασίας. Αυτό που έχει αλλάξει είναι ότι η βιομηχανία αναπτύσσει τους νέους προηγμένους τύπους συσκευσίας ή επέκταση των υπαρχουσών τεχνολογιών.
Το κίνητρο πίσω από την προηγμένη συσκευασία παραμένει το ίδιο. Παρά να γεμιστούν όλες οι λειτουργίες τσιπ επάνω στο ίδιο τσιπ, τους σπάστε κάτω και τους ενσωματώστε σε μια ενιαία συσκευασία. Αυτό λέγεται για να μειώσει τις δαπάνες και να παρέχει τις καλύτερες παραγωγές. Ένας άλλος στόχος είναι να κρατηθούν τα τσιπ το ένα κοντά στο άλλο. Πολλά προηγμένα πακέτα φέρνουν τη μνήμη πιό κοντά στον επεξεργαστή, που επιτρέπει τη γρηγορότερη πρόσβαση στα στοιχεία με τη χαμηλότερη λανθάνουσα κατάσταση.
Ηχεί απλό, αλλά εδώ είναι μερικές προκλήσεις. Επίσης, δεν υπάρχει κανένας τύπος συσκευασίας που ικανοποιεί όλες τις ανάγκες. Στην πραγματικότητα, οι πελάτες τσιπ αντιμετωπίζουν μια ευρεία ποικιλία των επιλογών. Μεταξύ τους: Fan-Out (ενσωματωμένοι κύβος και συστατικά στην γκοφρέτα-ισόπεδη συσκευασία), 2.5D/3D (τσιπ που τοποθετούνται δίπλα-δίπλα ή ο ένας πάνω από τον άλλον σε μια συσκευασία) και τρισδιάστατος-ολοκληρωμένο κύκλωμα: (συσσωρεύοντας τη μνήμη πάνω από τη μνήμη, συσσωρεύοντας στη λογική ή συσσωρεύοντας λογικά τη λογική) γίνεται τρεις κοινές επιλογές.
Επιπλέον, η βιομηχανία ακολουθεί επίσης μια έννοια αποκαλούμενη Chiplets, το οποίο υποστηρίζει την τεχνολογία 2.5D/3D. Η ιδέα είναι ότι έχετε μια επιλογή των μορφωματικών τσιπ ή των chiplets στη βιβλιοθήκη. Είναι έπειτα ενσωματωμένοι σε μια συσκευασία και συνδεμένος χρησιμοποιώντας έναν κύβος--κύβο διασυνδέστε το σχέδιο.
Από την πλευρά TSMC, προκειμένου να ικανοποιηθεί η ζήτηση στην αγορά για τις νέες λύσεις συσκευασίας ολοκληρωμένου κυκλώματος πολυ-τσιπ, λειτουργούν επίσης με τους συνεργάτες OIP τους για να αναπτύξουν τις προηγμένες τεχνολογίες συσκευασίας ολοκληρωμένου κυκλώματος για να παρέχουν τις οικονομικές λύσεις για την ολοκλήρωση πέρα από το νόμο Moore.
Το 2012, TSMC, μαζί με Xilinx, εισήγαγε το μεγαλύτερο FPGA τότε, αποτελούμενος από τέσσερα ίδια 28 τσιπ NM FPGA που τοποθετήθηκαν δίπλα-δίπλα σε ένα πυρίτιο interposer. Ανέπτυξαν επίσης τα vias μέσω-πυριτίου (TSVs), microbumps, και τα επαν-διανομή-στρώματα (RDLs) για να διασυνδέσουν αυτές τις δομικές μονάδες. Με βάση την κατασκευή του, TSMC ονόμασε τη λύση CoWoS συσκευασίας ολοκληρωμένων κυκλωμάτων (τσιπ--γκοφρέτα--υπόστρωμα). Αυτό φραγμός-βασισμένος στο και η Eda-τεχνολογία συσκευασίας έχουν γίνει ο de facto βιομηχανικά τυποποιημένος για τα υψηλής απόδοσης και υψηλής ισχύος σχέδια.
Αναγγελθείσα TSMC τεχνολογία πληροφοριών (ενσωματωμένη FanOut τεχνολογία) το 2017. Χρησιμοποιεί την ταινία πολυαμιδίων για να αντικαταστήσει το πυρίτιο interposer σε CoWoS, με αυτόν τον τρόπο μειώνοντας το κόστος μονάδας και το ύψος συσκευασίας, και τα δύο σημαντικά κριτήρια για την επιτυχία των κινητών εφαρμογών. TSMC έχει στείλει τα πολυάριθμα σχέδια πληροφοριών για τα smartphones.
Εισαχθείσα TSMC τεχνολογία σύστημα--α-τσιπ (SoIC) το 2019. Με τον προηγούμενο (υπέροχο) εξοπλισμό, TSMC μπορεί πολύ ακριβώς να ευθυγραμμιστεί και έπειτα σχέδια συμπίεση-δεσμών χρησιμοποιώντας πολλά στενά μαξιλάρια χαλκού πισσών για να ελαχιστοποιήσει περαιτέρω το τύπο, να διασυνδέσει την ικανότητα και τη δύναμη.
Αυτές οι δύο τεχνολογίες έχουν εξελιχθεί βαθμιαία στο σημερινό τρισδιάστατο ύφασμα.
Πιό πρόσφατες αναπροσαρμογές για το 2022
Όπως φαίνεται ανωτέρω, σύμφωνα με το σχέδιο TSMC, οι τεχνολογίες συσκευασίας τους έχουν τώρα 2.5D και τρισδιάστατος. Ρίξτε μια ματιά σε 2.5D τους. Σύμφωνα με τις εκθέσεις, TSMC έχει τώρα δύο τύπους τεχνολογιών συσκευασίας 2.5D - «τσιπ--γκοφρέτα--υπόστρωμα» (CoWoS: τσιπ--γκοφρέτα--υπόστρωμα) και «ενσωματωμένο fanout» (πληροφορίες: ενσωματωμένο fanout). (Σημειώστε ότι στην εικόνα ανωτέρω, μερικά προϊόντα πληροφοριών αντιπροσωπεύονται ως «2$α» από TSMC.)
Μια βασική κίνηση και για τις δύο τεχνολογίες είναι η συνεχής επέκταση του μέγιστου μεγέθους συσκευασίας προκειμένου να ενσωματωθούν περισσότεροι κύβοι (και οι σωροί HBM). Παραδείγματος χάριν, η κατασκευή ενός στρώματος διασύνδεσης σε ένα πυρίτιο interposer (coWoS-s) απαιτεί πολλαπλάσιος λιθογραφικός ότι «ραψίματος» ο έκθεση-στόχος πρόκειται να αυξήσει το μέγεθος interposer από ένα πολλαπλάσιο του μέγιστου μεγέθους σταυρονημάτων.
Να εξετάσει πρώτα CoWoS, TSMC CoWoS έχει επεκταθεί για να προσφέρει τρεις διαφορετικές τεχνολογίες interposer («γκοφρέτες» σε CoWoS), σύμφωνα με τις εκθέσεις:
1. CoWoS-s: Σύμφωνα με TSMC, σε αυτόν τον τρόπο συσκευασίας, ένα πυρίτιο interposer χρησιμοποιείται, βασισμένος στην υπάρχουσα επεξεργασία στρώματος λιθογραφίας και ανακατανομής πυριτίου
▪️ η αρχισμένη μαζική παραγωγή από το 2012, μέχρι στιγμής περισσότερα από 100 προϊόντα έχει παρασχεθεί σε περισσότερους από 20 πελάτες
▪️ Interposer ενσωματώνει τους ενσωματωμένους πυκνωτές «τάφρων»
▪μέγιστο μέγεθος σταυρονημάτων ️ 3x στην ανάπτυξη – οι υποστηρίξεις σχεδιάζουν τις διαμορφώσεις με 2 μεγάλου 8 μνήμης HBM3 σωρούς SoCs και, και eDTC1100 (1100nF/mm ** 2)
2. CoWoS-ρ: Σε αυτόν τον τρόπο συσκευασίας, ένα οργανικό interposer χρησιμοποιείται για να μειώσει το κόστος
▪️ μέχρι 6 διασυνδέστε τα στρώματα ανακατανομής, 2um/2um L/S
▪μέγεθος μασκών ️ 4x, υποστηρίξεις ένα SOC και 2 σωροί HBM2 στη συσκευασία 55mmX55mm 2.1X το μέγεθος μασκών είναι στην ανάπτυξη, 2 SoCs και 2HBM2 στη συσκευασία 85mmX85mm
3. CoWoS-λ: Χρησιμοποιεί το μικρό πυρίτιο «γέφυρες» που παρεμβάλλονται στα οργανικά interposers γιατί η υψηλή πυκνότητα διασυνδέει μεταξύ των παρακείμενων ακρών κύβων (πίσσα 0.4um/0.4um L/S)
▪το μέγεθος σταυρονημάτων ️ 2X υποστηρίζει 2 SoCs το 2023 με 6 σωρούς HBM2)
▪μέγεθος σταυρονημάτων ️ 4X στην ανάπτυξη για να υποστηρίξει 12 σωρούς HBM3 (2024)
TSMC υπογράμμισε ότι λειτουργούν με την ομάδα προτύπων HBM στη φυσική διαμόρφωση που απαιτείται για το HBM3 διασυνδέουν για την εφαρμογή CoWoS. (Για τους ορισμούς σωρών, τα πρότυπα HBM3 εμφανίζονται να προσδιορίζουν τα εξής: 4GB ικανότητα (4 κύβοι 8Gb) σε 64GB (16 κύβοι 32Gb) κάνοντας σήμα διεπαφή 1024 μπιτ μέχρι το εύρος ζώνης 819GBps.) Αυτές οι επερχόμενες διαμορφώσεις CoWoS έχουν τους πολλαπλάσιους σωρούς HBM3 θα παράσχουν την τεράστια ικανότητα και το εύρος ζώνης μνήμης.
Επιπλέον, σε αναμονή για τη μεγαλύτερη κατανάλωση ισχύος στα επερχόμενα σχέδια CoWoS, TSMC ερευνά τις κατάλληλες λύσεις ψύξης, συμπεριλαμβανομένου του βελτιωμένου θερμικού υλικού διεπαφών (TIM) μεταξύ του τσιπ και της συσκευασίας, και τη μετάβαση από την αερόψυξη στην ψύξη βύθισης.
Μετά από να εισαγάγουμε CoWoS, εξετάστε την τεχνολογία συσκευασίας πληροφοριών του.
Γίνεται κατανοητό ότι αυτή η τεχνική συσκευασίας τοποθετεί τον κύβο σε μια εποξική «γκοφρέτα» μετά από ακριβή σε κάψα (πρόσωπο-κατεβάστε) προσανατολισμός σε έναν προσωρινό μεταφορέα. Μια ανακατανομή διασυνδέει το στρώμα προστίθεται στην αναδημιουργημένη επιφάνεια γκοφρετών. Οι προσκρούσεις συσκευασίας συνδέονται έπειτα άμεσα με το στρώμα ανακατανομής.
Σύμφωνα με TSMC, η συσκευασία της επιχείρησης έχει διάφορες τοπολογίες InFO_PoP, InFO_oS και InFO_B.
Όπως φαίνεται στον αριθμό κατωτέρω, InFO_PoP αντιπροσωπεύει μια διαμόρφωση συσκευασία--συσκευασίας, που εστιάζει στην ολοκλήρωση της συσκευασίας DRAM με το ελλοχεύον τσιπ λογικής. Οι προσκρούσεις στο τοπ κύβο του DRAM χρησιμοποιούν τα vias πληροφοριών (TIVs) για να φθάσουν στο στρώμα ανακατανομής.

TSMC είπε ότι InFO_PoP χρησιμοποιείται κυρίως για τις κινητές πλατφόρμες, και από τη συνέντευξη το 2016, η αποστολή των τσιπ σε αυτήν την συσκευασία έχει υπερβεί 1,2 δισεκατομμύρια. Σύμφωνα με TSMC, στον τρέχοντα τρόπο InFO_PoP, η συσκευασία DRAM της είναι ένα σχέδιο συνήθειας, έτσι μπορεί μόνο να κατασκευαστεί σε TSMC. Για αυτόν τον λόγο, TSMC αναπτύσσει μια εναλλακτική τοπολογία InFO_B που προσθέτει μια υπάρχουσα συσκευασία DRAM (LPDDR) στην κορυφή και επιτρέπει στους εξωτερικούς κατασκευαστές συμβάσεων για να παρέχει τη συνέλευση.
Το InFO_oS (-υπόστρωμα) μπορεί να τοποθετήσει τους πολλαπλάσιους κύβους σε κάψα, και το στρώμα ανακατανομής και τα microbumps του συνδέονται με το υπόστρωμα μέσω TSVs.
Αυτό είναι μια τεχνολογία που ήταν στην παραγωγή για πάνω από 5 έτη και στρέφεται HPC στους πελάτες. Από τις τεχνικές λεπτομέρειες, η συσκευασία έχει 5 στρώματα RDL στο υπόστρωμα με 2um/2um L/S. Αυτό επιτρέπει στο υπόστρωμα για να επιτύχει ένα μεγαλύτερο μέγεθος συσκευασίας, αυτήν την περίοδο 110mm X 110mm. Σύμφωνα με TSMC, η επιχείρηση θα προγραμματίσει να παρέχει ένα μεγαλύτερο μέγεθος στο μέλλον - πίσσα προσκρούσεων 130um C4
Όσον αφορά σε InFO_M, είναι μια αντικατάσταση για InFO_oS με τους πολλαπλάσιους κύβους συσκευασίας και στρώματα ανακατανομής χωρίς το πρόσθετα υπόστρωμα + TSV (ικανά < 500mm=""> μετά από να εισαγάγουμε 2.5D TSMC που συσκευάζει, εισάγουμε τον τρισδιάστατο συσκευάζοντας κόσμο τους. Μεταξύ τους είναι μια τρισδιάστατη τεχνολογία συσκευασία--συσκευασίας αποκαλούμενη πληροφορία-τρισδιάστατη, η οποία χρησιμοποιεί τα τσιπ που ενσωματώνονται κάθετα με στα στρώματα και TIVs ανακατανομής, με μια εστίαση στις κινητές πλατφόρμες.

Όπως φαίνεται, TSMC έχει επίσης μια πιό προηγμένη οικογένεια των κάθετα-κύβος-συσσωρευμένων τρισδιάστατων συσκευασιών τοπολογίας γνωστών ως «συστήματα στα ενσωματωμένα τσιπ» (SoICs). Χρησιμοποιεί την άμεση σύνδεση χαλκού μεταξύ των κύβων για να λάβει μια πολύ καλή πίσσα.
Σύμφωνα με TSMC, η επιχείρηση έχει δύο προϊόντα SoIC - «γκοφρέτα--γκοφρέτα» (WOW) και «τσιπ--γκοφρέτα» (ΑΓΕΛΆΔΑ). Η τοπολογία ΚΑΤΑΠΛΗΚΤΙΚΗΣ ΕΠΙΤΥΧΊΑΣ ενσωματώνει έναν σύνθετο κύβο SOC στην γκοφρέτα, που παρέχει μια βαθιά δομή πυκνωτών τάφρων (DTC) για τη βέλτιστη αποσύζευξη. Μια γενικότερη τοπολογία ΑΓΕΛΑΔΩΝ συσσωρεύει τους πολλαπλάσιους κύβους SOC.
Οι τεχνολογικές διαδικασίες κατάλληλες για τη συνέλευση SoIC παρουσιάζονται στον πίνακα κατωτέρω.

Σύμφωνα με TSMC, η υποστήριξη σχεδίου 3DFabric της επιχείρησης περιλαμβάνει επίσης 3Dblox. Όπως φαίνεται στην ανώτερη δεξιά γωνία της τρισδιάστατης εικόνας υφάσματος ανωτέρω, TSMC προβλέπει μια σύνθετη εφαρμογή σχεδίου σύστημα--συσκευασίας την τρισδιάστατη τεχνολογία SoIC και 2.5D.

Όπως αναφέρεται ανωτέρω, αυτή η ροή σχεδίου είναι πολύ σύνθετη και απαιτεί τις προηγμένες θερμικές, ροές συγχρονισμού και ανάλυσης SI/PI (που μπορούν επίσης να χειριστούν τις πρότυπες αποθηκευτικές ενότητες στοιχείων). Για να υποστηρίξει την ανάπτυξη αυτών των σύστημα-ισόπεδων σχεδίων, TSMC έχει συνεργαστεί με τους προμηθευτές της EDA με τρεις κύριες πρωτοβουλίες ροής σχεδίου:
Ο πρώτος αυτοί περιλαμβάνει τη χρήση χονδρόκοκκου συν τις λεπτόκοκκες μεθόδους για τη βελτιωμένη θερμική ανάλυση.

Δεύτερον, TSMC και οι γίγαντες της EDA συνεργάζονται επίσης στην ιεραρχική στατική ανάλυση συγχρονισμού. Αφήστε έναν ενιαίο κύβο να αντιπροσωπευθεί από ένα αφηρημένο πρότυπο για να μειώσει την πολυπλοκότητα της πολυ -πολυ-corne ανάλυσης στοιχείων.

Τέλος, TSMC και ο γίγαντας της EDA συνεργάστηκαν επίσης με το προηγούμενο ανόητο κορίτσι χωρισμάτων σχεδίου. 2 για να βοηθήσει να επιταχύνει το προηγούμενο τμήμα σχεδίου των πολυσύνθετων συστημάτων, TSMC έχει εκτελέσει επίσης ένα πρόγραμμα αποκαλούμενο «3Dblox.»

Σύμφωνα με TSMC, ο στόχος του σχεδίου της επιχείρησης είναι να αναλύσει το ολόκληρο φυσικό σύστημα συσκευασίας στα μορφωματικά συστατικά και να ενσωματωθούν έπειτα. Όπως φαίνεται, οι κατηγορίες ενότητας του προγράμματος είναι: προσκρούσεις/δεσμοί, vias, καλύμματα, interposers και κύβος.
Με αυτό το πρόγραμμα, αυτές οι ενότητες θα ενσωματωθούν σε οποιαδήποτε τεχνολογία συσκευασίας SoIC, CoWoS ή πληροφοριών.
Από την ιδιαίτερη σημείωση είναι ότι TSMC λειτουργεί στη διευκόλυνση των τρισδιάστατων σχεδίων υφάσματος για να χρησιμοποιήσει ποικίλα εργαλεία της EDA - δηλ., χρησιμοποιώντας ένα εργαλείο προμηθευτών της EDA για να ολοκληρώσει το φυσικό σχέδιο και (ενδεχομένως) χρησιμοποιώντας ένα διαφορετικό προϊόν προμηθευτών της EDA για να υποστηρίξει την ανάλυση συγχρονισμού, ανάλυση ακεραιότητας σημάτων/ακεραιότητας δύναμης, θερμική ανάλυση.
3Dblox εμφανίζεται να παίρνει την έννοια των «ροών αναφοράς» για SoCs στο επόμενο επίπεδο, με την οδηγώντας διαλειτουργικότητα TSMC μεταξύ των προτύπων στοιχείων προμηθευτών της EDA και των σχημάτων. 3Dblox's η γενική ικανότητα ροής θα είναι διαθέσιμη σε Q3 το 2022. (Ο προκαταρκτικός βήμα-που είναι, αυτόματη δρομολόγηση των σημάτων ανακατανομής στην πληροφορία-θέληση είναι το πρώτο χαρακτηριστικό γνώρισμα που απελευθερώνεται.)
Σαφώς, λόγω της αναμενόμενης αύξησης 2.5D και των τρισδιάστατων διαμορφώσεων, TSMC επενδύει βαριά στην προηγμένη ανάπτυξη τεχνολογίας συσκευασίας και (ειδικά) τις νέες βιομηχανικές εγκαταστάσεις. Η μετάβαση από το HBM2/2e στο σωρό μνήμης HBM3 θα φέρει τα ιδιαίτερα οφέλη απόδοσης στα σχέδια συστημάτων χρησιμοποιώντας CoWoS 2,5 τεχνολογία. Οι κινητοί πελάτες πλατφορμών θα επεκτείνουν την ποικιλομορφία των σχεδίων πολυ-τσιπ των πληροφοριών. Η υιοθέτηση του σύνθετου συνδυασμού σχεδίων 3DFabric τρισδιάστατου και οι τεχνολογίες 2.5D θα αυξηθούν αναμφισβήτητα επίσης, leveraging οι προσπάθειες TSMC «να διαμορφωθούν» τα στοιχεία σχεδίου για να επιταχύνουν το χωρισμό συστημάτων, και οι προσπάθειές τους να επιτρέψουν τη χρήση ενός ευρέος φάσματος των εργαλείων/των ροών της EDA.
Βασικές αρχές τεχνολογίας συσκευασίας
Σύμφωνα με τον ορισμό TSMC, το προηγούμενο τσιπ που συσσωρεύει τις τεχνολογίες όπως η αγελάδα (τσιπ--γκοφρέτα) και wow (γκοφρέτα--γκοφρέτα) αναφέρεται συλλογικά ως «SoIC», δηλ., σύστημα των ενσωματωμένων τσιπ. Ο στόχος αυτών των τεχνολογιών είναι να συσσωρευθούν τα τσιπ σιλικόνης μαζί χωρίς χρησιμοποίηση των «προσκρούσεων» που βλέπουν στις επιλογές ολοκλήρωσης οπίσθιου μέρους. Εδώ, το σχέδιο SoIC δημιουργεί πραγματικά τη συνδέοντας διεπαφή έτσι ώστε το πυρίτιο μπορεί να τοποθετηθεί πάνω από το πυρίτιο σαν ήταν ένα μονό κομμάτι του πυριτίου.
Σύμφωνα με την επίσημη εισαγωγή TSMC, η πλατφόρμα υπηρεσιών SoIC της επιχείρησης παρέχει την καινοτόμο προηγούμενη τρισδιάστατη inter-chip τεχνολογία συσσώρευσης για την επανενοποίηση των μικρών τσιπ που διαιρούνται από το σύστημα--τσιπ (SOC). Το τελικό ενσωματωμένο τσιπ ξεπερνά αρχικό SOC από την άποψη της απόδοσης συστημάτων. Παρέχει επίσης την ευελιξία να ενσωματωθούν άλλες λειτουργίες συστημάτων. TSMC σημείωσε ότι η πλατφόρμα υπηρεσιών SoIC εξετάζει τις συνεχώς αυξανόμενες απαιτήσεις υπολογισμού, εύρους ζώνης και λανθάνουσας κατάστασης στις εφαρμογές σύννεφων, δικτύωσης και ακρών. Υποστηρίζει την αγελάδα και wow τα σχέδια, οι οποίες παρέχουν την άριστη ευελιξία σχεδίου κατά τη μίξη και τον ταίριασμα των διαφορετικών λειτουργιών τσιπ, των μεγεθών και των κόμβων τεχνολογίας.
Συγκεκριμένα, η τεχνολογία SoIC TSMC είναι μια πολύ ισχυρή μέθοδος τους πολλαπλάσιους κύβους στις «τρισδιάστατες δομικές μονάδες» (aka «τρισδιάστατο Chiplets»).
Σήμερα, SoICs είναι ικανό περίπου 10.000 διασυνδέει ανά τετραγωνικό χιλιοστόμετρο του διαστήματος μεταξύ των κάθετα συσσωρευμένων τσιπ. Αλλά η άποψη είναι ότι αυτό αναπτύσσει την εργασία προς 1 εκατομμύριο διασυνδέει ανά τετραγωνικό χιλιοστόμετρο. Τρισδιάστατος-ολοκληρωμένο κύκλωμα οι ενθουσιώδες έχουν ψάξει μια μέθοδο συσκευασίας ολοκληρωμένου κυκλώματος που επιτρέπει τέτοιο πρόστιμο διασυνδέει, προάγει τη μείωση του τύπου, αφαιρώντας τους περιορισμούς εύρους ζώνης, που απλοποιούν τη θερμική διαχείριση στους σωρούς κύβων, και τα μεγάλα, ιδιαίτερα παράλληλα συστήματα ενσωμάτωσης σε τους.
Σύμφωνα με TSMC, ένα από τα οφέλη SoIC είναι η θερμική απόδοσή του. Εντούτοις, το μειονέκτημα αυτών των τεχνολογιών SoIC είναι ότι τα συσσωρευμένα σχέδια πρέπει να σχεδιαστούν το ένα από κοινού με το άλλο. Ακόμα microbumping τεχνολογία όπως οι εργασίες EMIB που με τέτοιο τρόπο ώστε μπορούν τεχνικά να συνδέσουν μια σειρά τσιπ. Με τις τεχνολογίες SoIC όπως την ΑΓΕΛΑΔΑ και WOWO, το σχέδιο καθορίζεται από την αρχή.
Ακόμα, TSMC είναι έντονο να βελτιώσει το τσιπ SoIC του συσσωρεύοντας τις ικανότητες. Σύμφωνα με τον προγραμματισμό TSMC, αυτό είναι μια βασική τεχνολογία για την προσανατολισμένη στο μέλλον ολοκλήρωσή τους, η οποία υπερβαίνει την προηγούμενη εφαρμογή του interposer ή τη συσσώρευση τσιπ, επειδή επιτρέπει στα τσιπ σιλικόνης για να συσσωρευθεί χωρίς χρησιμοποίηση οποιωνδήποτε μικροϋπολογιστής-προσκρούσεων, αλλά άμεσα το στρώμα μετάλλων του πυριτίου ευθυγραμμίζεται και συνδέεται με το τσιπ σιλικόνης.
Μια άλλη σχετικά απλή λύση στη συσκευασία είναι να συνδεθούν δύο τσιπ σιλικόνης σε μια συσκευασία. Χαρακτηριστικά, αυτό γίνεται με δύο γκοφρέτες πυριτίου δίπλα-δίπλα, με τις πολλαπλάσιες συνδέσεις. Πιό εξοικειωμένη η περισσότερη είναι η μέθοδος interposer, που τοποθετεί ένα μεγάλο κομμάτι του πυριτίου κάτω από όλους τους διασυνδεμένους κύβους, και είναι μια γρηγορότερη μέθοδος δρομολόγησης από απλά βάζοντας τα ίχνη μέσω της συσκευασίας PCB.
Ομοίως, μια άλλη προσέγγιση είναι να ενσωματωθεί ένα interposer στο PCB για να συνδέσει ακριβώς έναν συγκεκριμένο κύβο με άλλο (αυτό είναι αυτό που η Intel καλεί ενσωματωμένο πολυ-κύβο της διασυνδέει τη γέφυρα ή EMIB).
Το τρίτο είναι άμεση κατακόρυφος κύβος--κύβων συσσωρεύοντας, εντούτοις, λόγω της χρήσης των microbumps μεταξύ των δύο γκοφρετών πυριτίου, αυτό είναι διαφορετικό από την εφαρμογή SoIC προαναφερθείσα - η σύνδεση χρήσεων SoIC. Ουσιαστικά όλες οι εφαρμογές στα προϊόντα TSMC είναι κατά το δεύτερο μισό του έτους βασισμένες στα microbumps, όπως αυτό επιτρέπει καλύτερα να αναμίξει και να ταιριάξει με των σεναρίων μεταξύ των διαφορετικών τσιπ αφότου κατασκευάζεται κάθε τσιπ, αλλά δεν παίρνει την πυκνότητα που SoIC προσφέρει ή το πλεονέκτημα δύναμης.
Γίαυτό έχει καλέσει την προηγμένη ενθυλάκωση «μετα-τμήματος». Έτσι GPUs με τις ικανότητες HBM εφαρμόζεται.
Πολύ HBM επέτρεψε GPUs έχει έναν κύβο GPU, διάφοροι κύβοι HBM, όλοι που τοποθετήθηκαν πάνω από ένα interposer. Το GPUs και HBMs γίνονται από τις διαφορετικές επιχειρήσεις (και ακόμη και διαφορετικό HBMs μπορεί να χρησιμοποιηθεί), και τα interposers πυριτίου μπορούν να γίνουν αλλού. Αυτό το πυρίτιο interposer μπορεί να είναι ενεργητικό (δεν περιέχει καμία λογική, ακριβώς τον κύβος--κύβο καθοδηγώντας) ή ενεργό, και μπορεί να σχεδιαστεί για τις καλύτερες διασυνδέσεις δικτύων μεταξύ των τσιπ εάν επιθυμούν, αν και αυτό σημαίνει ότι το interposer καταναλώνει την ενέργεια.
TSMC GPU-όπως interposer τη στρατηγική έχουν κληθεί CoWoS (τσιπ--γκοφρέτα--υπόστρωμα) στο παρελθόν. Ως τμήμα 3DFabric, CoWoS τώρα διαιρεί τρεις παραλλαγές, με την εφαρμογή:

Τα πρότυπα ότι το καθένα εξοικειώνεται με καλούνται coWoS-s, όπου το S αντιπροσωπεύει το πυρίτιο Interposer. Ο περιορισμός του coWoS-s είναι το μέγεθος του interposer, η λήξη είναι συνήθως βασισμένη σε μια διαδικασία επεξεργασίας 65nm ή παρόμοια. Δεδομένου ότι τα interposers είναι μονολιθικές γκοφρέτες πυριτίου, πρέπει να κατασκευαστούν ομοίως, και καθώς κινούμαστε στην εποχή chiplet, οι πελάτες απαιτούν τα μεγαλύτερα και μεγαλύτερα interposers, ποια μέσα TSMC πρέπει να είναι σε θέση να τους κατασκευάσουν (και να παραδώσουν τις υψηλές παραγωγές).
Τα παραδοσιακά τσιπ περιορίζονται από το μέγεθος του σταυρονήματος, ένας θεμελιώδης περιορισμός μέσα στη μηχανή, το μέγεθος ενός στρώματος που μπορεί «να τυπωθεί» σε μια ενιαία περίπτωση. Για να επιτρέψει τα σταυρόνημα-ταξινομημένα προϊόντα, TSMC έχει αναπτύξει την πολυ-σταυρόνημα-ταξινομημένη interposer τεχνολογία για να καταστήσει αυτά τα προϊόντα μεγαλύτερα. Με βάση το roadmap TSMC, αναμένουμε τις εφαρμογές CoWoS για να είμαστε το 2023 περίπου τέσσερις φορές μεγαλύτερες από το σταυρόνημα, επιτρέποντας περισσότερο από 3000mm2 του ενεργού πυριτίου λογικής ανά προϊόν.
Ο φάκελος πληροφοριών επιτρέπει στο τσιπ «στον ανεμιστήρα έξω» για να προσθέσει τις πρόσθετες συνδέσεις πέρα από το τυποποιημένο σχέδιο ορόφων SOC. Αυτό σημαίνει ότι ενώ ο τομέας λογικής τσιπ μπορεί να είναι μικρός, το τσιπ είναι μεγαλύτερο από το κύκλωμα λογικής για να προσαρμόσει όλες τις απαραίτητες καρφίτσα-έξω συνδέσεις. TSMC έχει προσφέρει τις πληροφορίες για πολλά χρόνια, αλλά με την υποστήριξη 3DFabric, θα προσφέρει τώρα τους διαφορετικούς τύπους πληροφοριών σχετικούς με τη συνδετικότητα -συσκευασίας.
Η τεχνολογία συσκευασίας TMSC μπορεί επίσης να συνδυαστεί στο ίδιο προϊόν. Με την εφαρμογή και front-end (SoIC) και του οπίσθιου μέρους (πληροφορίες) που συσκευάζει, οι κατηγορίες νέων προϊόντων μπορούν να κατασκευαστούν. Η επιχείρηση έκανε ένα πρότυπο όπως αυτό:

Στο πρόσωπο από το, TSMC θα προσφέρει στους πελάτες περισσότερες επιλογές συσκευασίας κατά τα επόμενα χρόνια. Ο κύριος ανταγωνιστής τους σε αυτήν την περιοχή φαίνεται να είναι η Intel, το οποίο ήταν σε θέση να εφαρμόσει τις τεχνολογίες του EMIB και Foveros σε μερικά τρέχοντα προϊόντα και μερικά επερχόμενα προϊόντα. TSMC θα ωφεληθεί από τη συνεργασία με τα περισσότερους προγράμματα και πελάτες.